Hỏi về thiết kế mạch giải mã trong vi xử lý?

Tùy theo con vi xử lý loại nào thì nó có bao nhiêu đường địa chỉ. Ví dụ con 8086/8088 có 20 đường địa chỉ (A19-A0). suy ra nó quả lý tối đa 2^20(bytes)=1MB bộ nhớ, có địa chỉ từ 00000H-FFFFFH. Như vậy IC ROM 1KB nó phải đặt vào tầm địa chỉ cao nhất là FFC00H-FFFFFH. Còn nếu là con thuộc họ 89C51 thì do nó chỉ có 16 đường địa chỉ nên quản lý tối đa được 64KB bộ nhớ.... Bạn cho biết là đang làm việc với loại nào? mình sẽ giúp bạn thiết kế mạch giải mã.

Like 0

Dislike 0

Mạch giải mã mình thiết kế như trong hình sau, bạn vào link sau mà download. http://www.mediafire.com/imageview.p...ey=nthmdmz22yw -Lưu ý: cổng AND trong hình là vẽ tắt cho gọn, nếu đúng ra thì mỗi cổng AND quy định trong hình chỉ là 2 đường input thôi thì phải. Vậy khi đi thi bạn phải vẽ nhiều cổng AND rồi. Giải thích: Câu 1: ROM 1K=2^10(bytes), nên tầm địa chỉ tạo ra sẽ do các chân từ A9-A0 tùy ý thay đổi. Muốn IC ROM có địa chỉ cao nhất=> IC ROM hoạt động khi và chỉ khi các chân từ A19-A10 đều có giá trị bằng 1. Câu 2: Dùng IC 74LS139 để chia ra 4 tuyến địa chỉ ở các đầu ra tương ứng (Y0-Y3). Mỗi tuyến 1KB. Tuy nhiên ta chỉ sử dụng 2 trong 4 tuyến đó. Vì yêu cầu 2 chip nhớ 1KB phải đặt ở vị trí có địa chỉ cao nhất=>chọn giá trị A11=1, vậy các đường ra sẽ chọn là Y2 và Y3 để gắn vào tín hiệu điều khiển của 2 chip nhớ 1KB đó. Mình giải thích sơ vậy thôi, bạn cần phải đọc sách thêm.

Like 0

Dislike 0